Ю П Колонтаєвський - Електроніка імікросхемотехніка - страница 21

Страницы:
1  2  3  4  5  6  7  8  9  10  11  12  13  14  15  16  17  18  19  20  21  22  23  24  25  26  27  28  29  30  31  32  33  34  35  36  37  38  39  40  41  42  43  44  45  46  47  48  49  50  51  52  53  54  55  56  57  58  59  60 

І

Uy ІІ

мічному режиму роботи логіч­них елементів.

У загальному випадку кіль­кість вхідних змінних (кількість входів) логічних елементів, необ­хідних для реалізації складних логічних функцій, може бути будь-якою. Реально у елементів, що випускаються у вигляді ІМС, вона, як правило, складає 2 (чотири еле­менти в одному корпусі ІМС, що мають спільні кола живлення), 3 (три елемен­ти), 4 (два елементи), 8 (один елемент). Частіше це елементи І-НІ, АБО-НІ.

За елементною базою, на якій вико­нано логічні елементи, їх підрозділяють на резисторно-діодні (РДЛ-резистор-но-діодна логіка), резисторно-транзис-торні (РТЛ), резисторно-діодно-транзи-сторні (РДТЛ), транзисторно-транзис­торні (ТТЛ), на К-МОН комплементар­них транзисторах (К-МОН-логіка) і деякі інші.

Схеми двовходових резисторно-діод-них елементів 2АБО та 2І наведені на рис 6.4,а і рис. 6.4,б відповідно.

! і

! !

і і

! і ! !

і і

і і

Рис. 6.3 - Часові діаграми роботи деяких двовходових логічних елементів

Хо-

Х2 О—

—О

y = xl V x2

а)

+E

Хі

Х2

б)

У = X X2

Рис. 6.4 - Резисторно-діодні елементи 2АБ0 (а) та 2І (б)

Rk

R1

у = X

При своїй схемній простоті вони мають суттєвий недолік: падіння напруги на діодних ключах не дозволяє реалізовувати складні логічні функції з послідовним вмиканням великого числа елементів за прий­нятних значень напруги джерела живлення. Необхідно забезпечувати проміжне підсилення сигналів.

Підсилення забезпечують елемен­ти, побудовані на основі транзистор­них ключів. Наприклад, це інвертор, схема якого наведена на рис. 6.5. Звер­ніть увагу: подача невеликої негатив­ної напруги зміщення U3m забезпечує надійне закривання транзистора -збільшує завадостійкість елемента.

Схеми діодно-транзисторних еле­ментів 2АБО-НІ та 2І-НІ наведені на рис. 6.6 і рис. 6.7 відповідно.

Діоди VD3 і VD4 у елемен­та І-НІ забезпечують виклю-_ чення відкриваючої дії на тран-

x

VT1

r3M

Рис. 6.5 - Інвертор (елемент НІ)

VD1

у = xi v х 2

Х2,

VD2

ft

VT1

R3M -U3M

Рис. 6.6 - РДТЛ елемент 2АБ0-НІ

-Г^+Ек

X

Х1о-

VD1

Х2о-

VD2

R1

VD3 VD4

У=Х1 х2

VT1

Рис. 6.7 - РДТЛ елемент 2І-НІ зистор напруги, що падає на діодах VD1 або VD2 (заміню­ють U ).

Широке розповсюдження знайшли елементи ТТЛ. Схема двоходового ТТЛ елемента 2І-НІ наведена на рис. 6.8.

Відмінною його рисою є на­явність на вході багатоемітер-ного транзистора VT1, що є на­бутком інтегральної технології і заміняє вхідний діодний вузол елементів РДТЛ.

Елемент ТТЛ також має складний двотактний вихідний каскад, що дозволяє збільши­ти навантажувальну здатністьелемента - знижує вплив опору колектор­ного резистора на ве­личину вихідного сиг­налу, що відповідає 1.

Діод VD (як порого-вий елемент з напру­гою відкривання близь­ко 0,6 В) надійно забез- х2 о-печує закритий стан транзистора VT3 при відкритому VT2 (паді­ння на якому складає 0,2 - 0,4 В).

Розсмоктування за­х—X

к

Re

VT1

—С

VT2

Rk2

VT3 VD

У = X ' X

VT4

Re

Рис. 6.8 - ТТЛ елемент 2І-НІ

рядів у базі насиченого транзистора при відкриванні триває значний час. Для його зменшення транзистору забезпечують стан, коли він зак­ритим знаходиться на межі режимів насичення і активного. Для цього в ІМС застосовують діод Шоттки, що вмикається паралельно до пе­реходу база-колектор транзистора (анодом до бази). Швидкодія при цьому значно підвищується. Така структура називається транзисто­ром Шоттки.

На рис. 6.9 наведена схема двовходового елемента І-НІ, виконаного на комплементарних К-МОН транзисторах. Як видно з рисунку, еле­мент складається тільки

з чотирьох МОН-транзи-сторів, що одночасно ви­конують і роль резис­торів, бо опір їхнього ка­налу становить від де­сятків до сотень ом.

Вихід елемента тран­зисторними ключами VT1 або VT2 підмикається до шини живлення, а VT3 і VT4 - до нульової шини.

х10-

х2 о-

VT1

п

ZM/D1 7£VD2

+ЕС VT2

y = х1 ■ х2

Рис. 6.9 - Елемент 2І-НІ К-М0Н-логіки

17В

ЕЛЕКТРОНІКА І МІКРОСХЕМОТЕХНІКА

Діоди VD1 і VD2 забезпечують захист вхідних кіл ІМС від подачі від'ємної напруги.

Зазначимо, що захисні ланцюжки встановлюють на входах багатьох видів ІМС з метою їхнього захисту як від напруги недопустимої поляр­ності, так і від перевищення вхідною напругою допустимого значення. Наприклад, від дії статичної електрики у разі дотику людини до ви­водів ІМС.

Елементи К-МОН прості у виготовленні (а значить дешеві), мають більшу завадостійкість ніж елементи ТТЛ, а за частотними властиво­стями у останній час наближаються до них.

Перевагою К-МОН логіки є ще й те, що вона працездатна у широко­му діапазоні змін напруги живлення. Так, якщо для ІМС ТТЛ типове значення напруги живлення становить 5 В ± 5 %, то для ІМС К-МОН вона може становити від 3 до 15 В.

Q Контрольні запитання

1. Поясніть, на чому базується аналіз роботи цифрових пристроїв?

2. Вкажіть, як оцінюють подію в алгебрі логіки?

3. Поясніть, як можна моделювати події алгебри логіки?

4. Поясніть, що таке логічна (двійкова) змінна, логічна функція?

5. Які найпростіші логічні функції Ви знаєте?

6. Наведіть закони і тотожності алгебри логіки.

7. Наведіть можливі способи реалізації простих логічних функцій за допомогою електронних пристроїв.

8. Поясніть специфіку реалізації логічних елементів залежно від обраної елементної бази?

9. Що таке багатоемітерний транзистор?

10. Поясніть, чому елементи К-МОН-логіки дешеві у виготовленні?

РОЗДІЛ 7 ТРИГЕРИ

7.1. Загальні відомості про тригери та їх призначення

Основою цифрових (логічних) пристроїв з пам'яттю є тригери. Три­гер забезпечує запам'ятовування елементарного об'єму інформації -1 біт.

Тригери (від англійського trigger - заскочка) - це спускові імпульсні пристрої з ПЗЗ, що мають два сталих стани рівноваги і можуть пере­ходити із одного стану у інший під дією сигналу, що перевищує деякий рівень - поріг спрацьовування пристрою.

Тригери можуть бути побудовані на напівпровідникових приладах, що мають ділянку з негативною крутизною характеристики (наприклад, на тиристорах). Сучасні тригери, як правило, будують на основі дво­каскадних підсилювачів з ПЗЗ. Тригери в інтегральному виконанні бу­дують на логічних цифрових елементах.

Використовують тригери для таких цілей:

1) перетворення імпульсу довільної форми у прямокутну, тобто зас­тосовуються як формувачі імпульсів прямокутної форми (тригери Шмітта - див розділ 5.3.4);

2) створення електронних реле;

3) створення пристроїв підрахунку імпульсів і ділення частоти над­ходження імпульсів (лічильників);

4) зберігання інформації у двійковому коді.

7.2. Тригер на біполярних транзисторах (симетричний тригер з лічильним запуском)

Схема симетричного тригера зображена на рис. 7.1. Тригер являє собою двокаскадний підсилювач з ПЗЗ, виконаний на біполярних тран­зисторах VT1 і VT2, увімкнених за схемою з СЕ.

ПЗЗ забезпечується ланцюжками R C1 та R2, C , що з'єднують колектор одного транзистора з базою іншого.

1В0

ЕЛЕКТРОНІКА І МІКРОСХЕМОТЕХНІКА

Rk1 C1

Hh

R1

о + Ек

Рис. 7.1 - Симетричний тригер на біполярних транзисторах Напруга Езм призначена для надійного утримання у закритому стані

одного з транзисторів схеми.

Коло, до якого входять діоди VD1 і VD2, призначене для запуску

тригера при подачі запускаючої напруги U. Тригер є симетричним, бо

Rki = Rk 2 = Rk ; Ri = R2 = R;  C = C2 = C;  Rei = Re 2 = Re . Він має два сталих стани:

1) VT1 відкритий, VT2 закритий, при цьому Ueux7= 1;

2) VT1 закритий, VT2 відкритий, Ueux1= 1, Ueux7= 0.

Після вмикання джерела живлення тригер рівноможливо може опи­нитися у будь-якому сталому стані і, за відсутності зовнішніх сигналів керування, може знаходитися у ньому скільки завгодно часу (але тільки за наявності живлення - енергозалежна пам'ять).

Розглянемо умови, коли VT1 відкритий, а VT2 закритий:

161 = І\ — ІБ\ '■> 161

Ek E3M

rk + r r

(7.1)

1В1

Щоб транзистор VT1 знаходився у насиченому стані, необхідно забезпечити:

тобто 161 І

Ek

_ Ek в      Rk в'

—  кн

E3M ek

Rk + R    Rб     Rk в

(7.2)

(7.3)

Вираз (7.3) є визначальним для забезпечення насиченого стану VT1. Маємо

U

бЕ2

2

E3MR

j uбЕ2 = E3M

E3MR

< 0. (7.4)

Розглянемо роботу тригера при подачі запускаючої напруги. При­пустимо, схема знаходиться у першому сталому стані рівноваги. У цьому випадку діод VD1 зміщений у прямому напрямку під дїєю пози­тивної напруги UEE1, а діод VD2 закритий напругою UEE2. Якщо подати негативний запускаючий імпульс, він через діод VD1 потрапить до бази VT1, який закриється (матимемо І1 = 0). Напруга на колекторі VT1 зросте і через R, та прискорюючий конденсатор С, потрапить на базу VT2 і

изапк

Ueuxl А

, Тзап

відкриє його.

У результаті - схема перейде до другого сталого стану.

Тепер діод VD1 закритий напру­гою UEE1 і наступний негативний ім­пульс запуску буде діяти на базу VT2 через діод VD2 і закриє VT2, переводячи тригер у перший сталий стан. ивиХ2к

Таким чином, кожен імпульс за­пуску змінює стан тригера на про­тилежний. Такий вид запуску нази-ваеться лічильним запуском, а три­гер має назву тригера Г-типу. Його

роботу ілюструють часові діаграми, Рис. 7.2 - Часові діаграми роботи зображені на рис. 7.2, з яких видно, лічильного тригера

 

 

 

t

 

к———>

 

що період вихідних імпульсів Твих у два рази більший за період запускаю­чих Т  (тому такий тригер ще називають тригером поділювачем на два).

Поряд із лічильним запуском існує роздільний запуск, котрий можна реалізувати двома способами:

1) подачею імпульсів однієї полярності від двох різних генераторів на бази кожного з транзисторів у різні моменти часу;

2) подачею імпульсів змінної полярності на базу одного з транзисторів.

7.3. Тригери на логічних елементах

Тригери у інтегральному виконанні будуються з простих логіч­них елементів типу АБО-НІ, I-HL Зазвичай мікросхема вміщує 1 ,4 тригери із спільними колами живлення, а інколи і спільними колами синхронізації або керування.

У загальному випадку тригер складається з логічного пристрою керу­вання та власне тригера як елемента пам'яті. Є велика кількість різно­манітних схем тригерів із різними функціональними можливостями.

Узагальнена структур­на схема тригера зобра­жена на рис. 7.3.

Q

Кис. 1.6 - Структурна схема тригера

Пристрій керування призначений для перетво­рення сигналів, що над­ходять до входів А., у ви­гляд, придатний для керу­вання власне тригером, що виконує функцію еле­мента пам'яті.

Тригер має два виходи: Q - прямий (одиничний), Q - інверсний (нульовий). Входи А. називаються інформаційними, а входи С - так­товими або синхронізуючими.

Страницы:
1  2  3  4  5  6  7  8  9  10  11  12  13  14  15  16  17  18  19  20  21  22  23  24  25  26  27  28  29  30  31  32  33  34  35  36  37  38  39  40  41  42  43  44  45  46  47  48  49  50  51  52  53  54  55  56  57  58  59  60 


Похожие статьи

Ю П Колонтаєвський - Електроніка імікросхемотехніка