Ю П Колонтаєвський - Електроніка імікросхемотехніка - страница 23

Якщо задати, наприклад, відповідно х== 1 або х== 0, то матимемо

у = Хі ■ Х2 = Хі ■ 1 = Хі, (8.4)

або _ _ __

у = Хі + Х2 = Хі + 0 = Хі . (8.5)

Тобто, ми можемо використовувати багатовходові логічні елементи з інверсією на виході як інвертори, задаючи на всіх, крім одного входах, сигнал 1 (const 1) або 0 (const 0).

Якщо на всі входи цих елементів подати одну й ту ж змінну, також матимемо інвертори:

у = Хі ■ Хі = Хі,

у = Хі + Хі = Хі . (8-6) У разі, якщо кількості входів конкретного логічного елемента не виста­чає, можна вчинити таким чином. Наприклад, потрібен тривходовийелемент, а маємо тільки двовходові, то тривходовий можна реалізувати на основі наступних співвідношень. Оскільки очевидно, що

Х — Х,

то

у — Хі ■ Х2 ■ Х3 — Хі ■ Х2 ■ Х3 — Хі ■ Х2 ■ 1 ■ Х3 ,

(8.7)

(8.8)

аб° у = Хі + Х2 + Х3 = Хі + Х2 + Х3 = Хі + Х2 + і + Х3. (8-8)

Отже, реалізувати тривходовий елемент можна на трьох двовходо-

вих, один з яких повинен працювати як інвертор.

З наведених прикладів видно, що елементи І-НІ чи АБО-НІ дійсно

дозволяють реалізувати логічну функцію будь-якої складності. Нехай треба реалізувати функцію

у = (Хі + х2 + х3 )■ Х4 + Х4 + Х5. (8А0)

У загальному випадку це можна зробити за допомогою схеми, на­веденої на рис. 8.1.

хі х2 х3 х4 х5

ф

Кис. 8.1 - і іриклад схемної реалізації логічної функції

для забезпечення отри­мання простої (економічної в реалізації), швидкодіючої схе­ми, складні комбінаційні при­строї спочатку описують за допомогою логічних функцій (у вигляді математичних фор­мул або таблиць істинності). Потім ці функції мінімізують на основі законів алгебри ло­гіки з урахуванням специфіки стандартних ІМС логічних

елементів, що будуть використані для схемної реалізації. це можна робити як вручну, що досить складно, так і з використанням спеціаль­них програм на ЕОМ.

Так, якщо, наприклад, вираз (8.10) необхідно реалізувати на двовхо-дових елементах І-НІ, то спочатку отримаємо еквівалентний мінімаль­ний вираз у базисі І-НІ:

1

&

1

1

у

= Х; ■ 1 ■ Х2 ■ 1 ■ 1 ■ Хз ■ 1 ■ Х4 ■ 1 ■ Х5 ■ 1. (8.11)

Отриманому виразу відповідає схема, наведена на рис. 8.2. Вона виконана на трьох ІМС К561ЛА7. х1 х2 х3 х4 х5 const 1 (+12 В)

DD1.1

DD3. 2

14 +12 В

3

DD1.2

DD2.1

&

 

1

&

(

4 2

t \

 

)

\ і

const 0 „

+12 В DD2.3

8

3 8

9

DD1 .3

&

14

DD3.1

14 +12 В

10

DD3. 3

10 1

&

10

7 0

11

DD3.4

3 5

70

DD1.4

12

13

11 5

DD2.2

DD2.4

412

13

70

11

&

DD1...DD3 К561ЛА7

у = х 1 • 1 ' х 2 • 1 • 1 • х 3 ' 1 ' х 4 ' 1 ' х 5 • 1

Рис. 8.2 - Схемна реалізація логічної функції на однотипних елементах Зауважимо, що на таких схемах відносно ланцюгів живлення ІМС на вільному полі в правій частині схеми у технічних вимогах дають вказівки щодо підмикання відповідних контактів або вказують відповідні контакти ІМС як нелогічні виводи елементів і позначають місця їхнього підмикання (див. рис. 8.2 - контакти 7 і 14). На входи елементів, що не задіяні, подають сигнали const 1 або const 0, а їхні виходи залишають вільними (див. рис. 8.2 - елементи DD3.2 i DD3.3).

0

1

&

9

2

5

&

6

&

2

8

4

у

9

&

&

6

8.3. Дешифратори

 

DC2

0

 

 

 

1

 

1

 

 

2

 

 

3

 

 

4

2

 

5

 

 

6

 

 

7

 

 

8

4

 

9

 

 

10

 

 

11

 

 

12

8

 

13

 

 

14

 

 

15

Рис. 8.3 - Двійковий дешифратор

DC

2/10

0 1 2 3 4 5 6 7 8 9

Рис. 8.4 - Двіиково-десятковий дешифратор

Дешифратори (декодери) є комбінаційни­ми пристроями, призначеними для перетво­рення кодованих двійкових вхідних сигналів у сигнали керування виконавчими пристроями, пристроями відображення інформації і т.п.

У загальному випадку дешифратор має де­кілька входів (за кількістю розрядів двійкових чисел, що необхідно декодувати) і декілька виходів.

Кожній комбінації вхідних сигналів відпові­дає певна комбінація вихідних (зрозуміло, що дешифратори як комбінаційні пристрої буду­ються на логічних елементах і їх випускають у вигляді ІМС).

Наприклад, двійковий дешифратор, умов­не позначення якого наведене на рис. 8.3, має чотири входи (n=4) з ваговими коефіцієнтами 1, 2, 4, 8, що відповідає чотирьом розрядам послідовного двійкового коду (20, 21, 22, 23) -див. пп. 8.10.2, і шістнадцять виходів: від 0 до 15 (N=2n=24=16). Кожній комбінації нулів і оди­ниць на входах відповідає одиниця на відпо­відному виході. Наприклад,

у5 = Х1 ' Х2 ' Х4 ' Х8

(5=1-2° + 0-21 + 1-22 + 0-23). (8.12)

У двійково-десяткового дешифратора з інверсними виходами, умовне позначення яко­го наведене на рис. 8.4, кожній із перших деся­ти двійкових комбінацій (двійково-десятковий код) відповідає нуль на відповідному виході. Такі дешифратори у вигляді ІМС застосову­ють для керування десятковими неоновимиіндикаторами, у яких десяткові зна­ки являють собою фігурні катоди неонової лампи.

Двійково-семисегментний де­шифратор, зображений на рис. 8.5,а перетворює двійкову комбінацію вхідних сигналів у комбінацію ви­хідних, необхідну для вмикання відповідної комбінації сегментів семисегментного десяткового ін­дикатора - рис. 8.5,б.

1 2

DC

а b с

4

 

d e г

 

 

 

8

 

і

g

 

 

 

a)

I h

d 6)

Рис. 8.5 - Двіиково-семисегментнии дешифратор (а) і схема розміщення сегментів індикатора (б)

8.4. Мультиплексори

Мультиплексори (комутатори) - це комбінаційні пристрої, що підмикають до виходу вхід (передають на вихід інформацію з входу), номер якого задає комбінація нулів і одиниць на адресних входах.

Схема чотиривходового мультиплексора та його таблиця істинності наведені на рис. 8.6.

Логічна функція, що її реалізує цей мультиплексор, така:

F = Axy + Bxy + Cxy + Dxy. (8.13)

- a

mux

 

- b

 

 

- c

 

 

- d

 

f -

- x

 

 

- y

 

 

Вихід

Похожие статьи

Ю П Колонтаєвський - Електроніка імікросхемотехніка