С А Ковалев - Синтез композиционного устройства управления с идентификацией выходов - страница 1

Страницы:
1  2 

синтез композиционного устройства управления с идентификацией выходов

 

Ковалев С.А., Мальчева Р.В., Ефименко К.Н. ДонНТУ, Украина

 

 

Abstract

 

Barkalov A.A., Kovalov S.A., Efimenko K.N. Synthesis of compositional control unit with identification of outputs. The method of decrease of amount of feedback signals in compositional microprogram control unit is proposed. Method is based on use of part of microinstruction address for representation of the code of operational linear chain. The proposed method does not require new structural elements and has no influence on perform­ance of digital system with compositional microprogram control unit. An ex­ample of proposed method application is given.

 

 

1 Введение

 

В настоящее время цифровая система может быть реализована на одной микросхеме типа «система-на-кристалле» (SoC, system - on - a- chip) [1], число транзисторов в которых в 2012 году достигнет 1,3 млрд. [2]. Как правило, произвольная логика в SoC реализуется на FPGA, состоящих из элементов табличного типа LUT (look - up table) с числом входов, не пре­вышающим 8 [3]. Кроме того, SoC включают встроенные блоки памяти DMB (dedicated memory block), которые используются как постоянная или оперативная память цифровой системы [1]. Большое число транзисторов SoC не исключает необходимость оптимизации ресурсов в блоках цифро­вой системы, так как это позволяет увеличить ее функциональные возмож­ности в рамках одного кристалла. Важным блоком цифровой системы яв­ляется устройство управления [4], которое может быть реализовано в виде композиционного микропрограммного устройства управления (КМУУ) [5]. Особенностью КМУУ является возможность использования DMB для реа­лизации системы микрооперации. Это уменьшает число LUT-элементов, которые используются только для адресации микрокоманд. Ограниченное число входов LUT-элементов приводит к необходимости функциональной декомпозиции реализуемой системы булевых функций, что приводит к уменьшению быстродействия КМУУ. В литературе решению этой задачи уделялось достаточно большое внимание [4,6]. Однако и в настоящее время она остается актуальной. В данной работе предлагается метод уменьшения числа аргументов в системе функций адресации микрокомандКМУУ.

 

2 Основные определения

 

Пусть алгоритм управления цифровой системы задан в виде граф-схемы алгоритма (ГСА) Г [2], вершины которой образуют множество B={b0, bE} uB1uB2. Здесь b0 - начальная вершина ГСА, bE - конечная вершина, B1 -множество операторных вершин, в которых записываются наборы одно­временно выполняемых микроопераций из множества Y = {y1, yN}, B2 -множество условных вершин, в которых записываются элементы множест­ва логических условий X = {x1, xL}. Вершины bq є В связаны дугами, образующими множество E. Введем ряд определений [5], необходимых для дальнейшего изложения материала.

Определение 1. Операторной линейной цепью (ОЛЦ) ГСА Г называется конечная последовательность вершин ag = (bg1,..., bgFg), такая что для лю­бой пары соседних компонент вектора ag существует дуга <bgi, bgi+1> є E и bgi є В1 (i = 1, Fg).

Определение 2. Входом ОЛЦ ag называется вершина bq є В1, такая что существует дуга <bt, bq> є E, где bt ї Dg, Dg с B1 - множество вершин, вхо­дящих в ag.

Определение 3. Выходом ОЛЦ ag называется вершина bq є В1, такая что существует дуга <bq, bt> є E, где bt ї Dg.

Пусть для ГСА Г найдено разбиение С = {a1, aG} множества B1 на операторные линейные цепи, удовлетворяющее условию

 

Di n D = 0 (i ф j, i,j є {1, G});

B1 = D1 u D2 u ... u DG; (1) G ® min.

 

Пусть для каждой ОЛЦ ag є С выполнена естественная адресация мик­рокоманд

 

А(bgi+l) = A(bgi) + 1, (2)

 

где A(bgi), А(Ь^) - адреса микрокоманд, соответствующих вершинам bgi и bgi+1, входящим в ОЛЦ ag є С.

В этом случае ГСА Г может быть интерпретирована КМУУ U1 с общей памятью (рис. 1), которое функционирует следующим образом [5].

По сигналу Start в счетчик СТ заносится адрес первой микрокоманды интерпретируемого алгоритма, а триггер считывания TF устанавливается в единицу (Fetch=1), что разрешает выборку микрокоманд из управляющейпамяти СМ. Пусть в момент времени t (t=0, 1, .) в СТ находится адрес A(bq). Если вершина bq є B1 не является выходом Og ОЛЦ a^C, то одно­временно с микрооперациями Y(bq)cY, записанными в вершине bq, фор­мируется сигнал y0. В этом случае к содержимому СТ прибавляется едини­ца, что соответствует режиму (2), и в СТ заносится адрес A(bt) следующей микрокоманды, где <bq, bt>єE. Если bq= Og, то сигнал y0 не формируется и адрес перехода формируется выходными функциями схемы ССФ = Ф (Т, Х),

где T={T1, ..., TR} - множество адресных разрядов памяти СМ и


(3)R=]log2M[,


(4)где M=|B1|. При этом происходит переход между выходом Og и входом ОЛЦ a^C. В обоих случаях переключение счетчика СТ инициируется сигналом синхронизации Clock. Если СТ содержит адрес A(bt) и <ЬфЬе>єЕ, то одновременно с микрооперациями y^Y(bt) формируется сигнал yE. Если yE=1, то Fetch=0 и выборка микрокоманд из СМ прекраща­ется. Цикл функционирования КМУУ U1 повторяется при подаче очеред­ного сигнала Start = 1.
Основным достоинством КМУУ U1 является возможность использова­ния DBM для реализации системы функций

 

Y = Y(T). (5)

 

Это уменьшает общее число LUT-элементов в схеме устройства управле­ния по сравнению с ее реализацией в виде микропрограммного автомата [2]. Недостатком КМУУ U1 является необходимость использования R сиг­налов обратной связи для формирования функций Ф, что обычно превы­шает число переменных, необходимых для кодирования состояний эквива­лентного автомата Мили. В настоящей работе предлагается метод умень­шения числа сигналов обратной связи КМУУ U1.

 

 

3 Основная идея метода

 

Пусть алгоритм управления цифровой системы задан в виде ГСА Г1 (рис. 2).



1

 

 

y3y4

 

 

y1 y2

 

 

y2

Рис. 2-Граф-схема алгоритма Г1

Используем методы [5] и получим C={a1, a2, a6}, где a1 = <b1, b2, b3>, l1 = b1, I2 = b2, O1 = Ьз, a2 = <b5, by, Ью, b13>, l2 = b5, l2 = by, O2 = b13, a3 = <b8, bn, b14>, l3 = b8, O3 = b14, a4 = <b9, b12, b15>, l4 = bg, O4 = b15, a5 = <b18,b20>, l5 = b18, O5 = b20, a6 = <b19>, l6 = O6 = b19 . Здесь Ig означает j-й вход

ОЛЦ ag є С (j£Fg). Выполним адресацию (2) и построим таблицу содер­жимого управляющей памяти КМУУ U^H), то есть КМУУ U1 для ГСА Г1, со столбцами A(bq), Y(bq) и bq (табл. 1).

Таблица 1

 

A(bq)

Y(bq)

bq

A(bq)

Y(bq)

bq

0000

y0y1

b1

1000

У0 У1У2

bn

0001

У0У2У3

 

1001

 

b14

0010

 

Ьз

1010

У0У4

b9

0011

У0У2У4

 

1011

У0У2У3

b12

0100

У0У1У4

by

1100

y1y2

b15

0101

У0У3

Ью

1101

У0У2У3

b18

0110

 

b13

1110

 

b20

0111

У0УзУ4

b8

1111

У4УЕ

b19

 

Отметим, что сигнал y0 введен во все микрокоманды Y(bq), где bq ф Og (g = 1,g), а сигнал yE введен в микрокоманды Y(bt), такие что <bt, Ье>єЕ. Функции Ф должны формироваться только для выходов ОЛЦ ag є С, где СС - множество ОЛЦ, выходы которых не связаны с входом вершины bE. В рассматриваемом примере C'={a1, a2, a4}, A(O1)=0010, A(O2)=0110, A(O3)=1001, A(O4)=1100, следовательно, T1T2=00 соответствует выходу ОЛЦ a1, T1T2=01 - выходу ОЛЦ a2, T1T2=10 - выходу ОЛЦ a3, T1T2=11 -выходу ОЛЦ a4. Таким образом, функции Ф могут быть выражены в видеФ = Ф(Г, Х),


(6)где ТсТ - множество адресных разрядов, достаточное для однозначной идентификации выходов ОЛЦ ag є С. Минимальная мощность множества Т определяется какRmin = ]l0g2M1[,


(У)где M1 = |C'|. В рассматриваемом примере Rmin = 2 и анализ адресов A(Og) показывает, что существует один вариант однозначной идентификации выходов ОЛЦ ag є С и Т = {T1, T2}.

В общем случае для идентификации выходов ОЛЦ ag є С может пона­добиться R1 разрядов, гдеR1 ^ Rmin.


(8)Например, для случая C'={a1, a2, a3}, a1 = <b1, b2, b3, b4>, a2 = <b5, b6, by>, a3=<b8>, A(b1)=0000,      A(b4)=0011, A(by)=0110, A(b8)=0111, Rmm=2, но

Страницы:
1  2 


Похожие статьи

С А Ковалёв - Применение преобразователя кодов для уменьшения аппаратурных затрат в схеме устройства управления с разделением кодов

С А Ковалев - Синтез композиционного устройства управления с идентификацией выходов